新思科技推全栈AI加速EDA套件：加速2nm芯片开发，大降筹划资本

芯东西4月2日消息，据AnandTech报道，美国芯片软件筹划工具巨头新思科技（Synopsys）推出了业界首个全栈式人工智能驱动的电子筹划自动化（EDA）工具套件Synopsys.ai，涵盖了芯片筹划从架构到筹划和实现到制造的全部阶段。

该套件有望从根本上收缩芯片开发时间，并低沉筹划资本、进步产量、加强芯片性能。这套工具将对在前沿节点（如5nm、3nm、2nm级等）制造的芯片组起到收缩开发时间，保持乃至低沉芯片开发资本的作用。

一、芯片开发资本超10亿美元，软件资本占40%

随着芯片筹划的复杂性增长及工艺技能的不停迭代。其筹划和制造资本上升到亘古未有的程度。筹划一颗复杂的7nm芯片资本约为3亿美元，此中包罗约40%的软件费用。根据国际商业战略（IBS）的估计，一颗5nm芯片包罗软件的筹划资本凌驾5.4亿美元。一个复杂的3nm GPU的开发资本约为15亿美元，包罗约40%的软件费用。

传统的半导体筹划方法存在的弊端大概是芯片开发资本急剧上升的缘故起因之一。它必要数百名工程师和数千台服务器在几年内对架构、结构、逻辑和结构筹划举行开发和模仿。同时，每个筹划阶段对于芯片质量优劣都至关告急，但这些任务在本质上是反复的、耗时的。

由于这个缘故起因，随着芯片变得越来越复杂，半导体公司不能随意把有限的员工中大批工程师分配到某个使掷中，故每次筹划耗费的时间也越来越长。

瀑布式方法险些扫除了后向运动，从成千上万大概的结构筹划中选择一个，对架构筹划险些没有影响。因此，制止服从低下导致资本高于预期、性能低于预期、功耗高于预期的唯一方法就是让差别的筹划团队在各个阶段更细密地互助。然而，随着筹划周期的延伸，这变得更加困难。

5nm和3nm芯片的制造资本也显着高于上一代芯片的资本。最新的制造工艺必要广泛利用极紫外光刻技能和更昂贵的原质料（如光掩膜的胶粒、抗蚀剂等）。因此，对于芯片开发商来说，实现靠近美满的筹划和更低的资本变得更加关键。

总体说来，半导体行业现在面对着几个寻衅，分别是收缩开发时间，保持乃至低沉芯片开发资本，并确保可猜测的制造资本。在该行业面对高技能工程师不敷的情况下，全部情况都要思量到，这就是Synopsys.ai EDA套件发挥作用的地方。

二、Synopsys软件套件可用于芯片筹划全阶段

Synopsys.ai全栈EDA套件由三个关键应用构成：用于芯片筹划的DSO.ai；用于功能验证的Synopsys VSO.ai；用于硅测试的TSO.ai。该套件旨在利用CPU和GPU加速的呆板学习和强化学习，加速迭代耗时的芯片筹划阶段。

新思科技推出由AI驱动的DSO.ai已经有两年时间了，到现在为止，已经利用该EDA工具完成了100多项筹划。

新思科技的软件套件可用于全部芯片筹划阶段，包罗模仿、筹划捕捉、IP验证、物理实现、签核、测试和制造。该公司盼望用人工智能快速跟踪全部筹划阶段。

三、人工智能最快找到最优方案，资助进步微架构开发本领

履历丰富的工程师通常会开发微架构，这个阶段被很多人以为是技能和艺术的交织点。究竟上，微架构的开发也相称快。新思科技以为这个阶段可以用人工智能来加速和改进，由于呆板与人差别，呆板可以快速估计最有效的架构参数和数据路径。

新思科技电子筹划自动化部（EDA）总司理Shankar Krishnamoorthy指出：“开发芯片的整个过程是从芯片的架构开始的，要思量很多方面。缓存必要多大的空间？盘算机和内存之间有什么样的接口？应该思量什么样的内存设置，这些会产生很多的选择，一个架构专家会敏捷探索这些选择，然后汇聚到什么是精确的参数来实现芯片筹划。这个过程可以通过人工智能来快速探索办理方案并产生一个更好的效果。”

在有履历的架构师短缺的情况下，利用人工智能举行微架构探索可以进步公司的微架构开发本领。

Krishnamoorthy还说：“在已经有一个专家的情况下，人工智能确实是一个好助手。当代人工智能技能通过利用夸奖和处罚机制，在一个非常大的参数空间中选择更符合的架构。终极会出现出几个选择方案（如功率和性能之间的衡量），架构师可以从中挑选出最得当的工作负载选择。”

四、加速验证IP过程，VSO.ai可进步30%验证生产率

功能和IP验证是一个占用大量时间的芯片筹划步调。芯片筹划者必要单独测试每个IP，并确保其功能精确，然后再将其集成，当多个IP组合在一起时，验证的复杂性也会成倍增长。同时，每个单独的IP实现高程度的测试覆盖率是至关告急的。

现在，验证IP的常用方法是由筹划者创建一个反映其验证战略的测试基准，然后，在传统模仿器的资助下，利用传统的仿真技能对该测试基准举行仿真，如束缚性随机仿真。更快实现特定IP的高目的覆盖率是Synopsys VSO.ai可以办理的一个寻衅，这也是Synapsys.ai的一部分。

新思科技的EDA小组负责人称：“通过将强化学习等技能深入到模仿引擎中，可以实现IP 99%的覆盖率，同时可以在更短的时间内实现目的覆盖率。Synopsys VSO.ai软件既可以扩大目的覆盖面，又可以加速IP验证过程。”

Takahiro Ikenobe是日本半导体芯片巨头瑞萨科技共享研发核心IP部分的IP开发总监，他说：“由于筹划复杂性的上升，芯片筹划利用传统技能来满足质量和上市时间的限定正在变得困难。利用Synopsys VSO.ai的人工智能驱动验证，我们在镌汰功能覆盖孔方面取得了高达10倍的改进，IP验证生产率也进步了30%，这表明人工智能有本领资助我们应对日益复杂的筹划带来的寻衅。”

五、快速完成结构和绕线，DSO.ai筹划芯片数高达170个

在现实天下中完成复杂的芯片筹划好坏常困难的。固然EDA工具负责芯片筹划的流程，但仍旧必要纯熟的人类工程师完成芯片结构规划、绕线，利用他们的履向来创造高效的筹划。

只管有履历的工程师工作速率很快，但他们的本领有限，无法在公道的时间范围内快速评估数以百计的筹划方案，探索全部潜伏的组合，并模仿数十乃至数百种差别的结构以确定最佳筹划。通常他们会接纳最优的方法，但这些方法对于在特定生产节点上制造的特定芯片来说大概并不是最有效的方法。

DSO.ai等平台不必要模仿全部大概的芯片结构和绕线方式，而是利用人工智能来评估架构选择、功率和性能目的等全部组合，然后模仿差别的结构，在短时间内找到符合预期性能、功率、面积和资本（PPA）组合的结构。

在模仿环节去模仿一个现实中的CPU、GPU是相称难完成的。传统上，芯片筹划师利用基于CPU或FPGA的大型呆板来模仿未来的芯片。不外，新思科技为这些工作负载应用了GPU加速，并得到了数倍的性能提升。

Krishnamoorthy说：“如果我们看一下分立存储器的筹划，如DRAM或NAND闪存，这些都好坏常大的电路，必要对电气精确性、物理精确性举行模仿，还要思量到压力、IR降落全部其他范例的影响。这些非常大的离散存储器结构的模仿好坏常耗时的。这是一个我们已经乐成应用GPU加速的范畴，以加速模仿这些大型电路所需时间的数倍加速。”

新思科技发布的DSO.ai工具可以用来筹划模仿电路，这些电路随着每个新节点而扩展筹划。

“如果在不改变电路的条件下，接纳PLL或任何其他范例的模仿电路，从7nm迁移到5nm或5nm迁移到3nm，将电路从一个节点迁移到另一个节点的过程，对于自动化和人工智能的应用来说是成熟的。因此，这是我们应用人工智能加速这一过程的另一个范畴，并大大镌汰迁移模仿电路所需的积极和时间。”新思科技的高管表明说。

新思科技称，类似的人工智能本领可以简化在差别代工厂或工艺节点之间转移芯片筹划的任务。然而，值得思量的是，复杂的筹划的功率、性能和面积特性（PPAc）是为特定节点定制的。现在仍不确定人工智能是否能有效地将如许的筹划从一个代工厂迁移到另一个代工厂，同时生存全部的关键特性。

新思科技提供DSO.ai平台已经有几年的时间了，到现在为止，已有约170个利用这种EDA工具筹划的芯片已经完成。Krishnamoorthy说：“我们在一月份已完成了100个芯片的筹划，现在已经靠近170个了，在客户群中接纳这种基于人工智能的物理筹划的速率真的很快。”

六、TSO.ai资助低沉测试资本和时间，测试芯片模式镌汰超20%

芯片实现和生产后，芯片筹划者必要验证统统工作正常，这个过程有点类似于IP验证。芯片被插入测试器装备中，并运行特定的测试模式，以确认芯片是否正常运行。因此，测试一个SoC（片上体系）或一个现实体系所需的模式数目是产物工程部分告急关注的内容。

Synopsys TSO.ai工具旨在资助半导体公司天生精确的测试模式，将其必须运行的模式数目镌汰20%至30%，并加速硅测试/验证阶段的速率，然后用类似的测试序列来测试全部大规模生产的芯片，以确保其功能正常。测试阶段的一连时间直接影响到资本，以是它特殊关键，尤其是对于大批量的零件。

新思科技的高管说：“我们已经展示了人工智能怎样将测试芯片所需的模式总数大大镌汰，可以镌汰20%到30%的测试模式。可以直接转化为测试资本和测试职员的时间，这对新思科技来说是一件大事。”

七、人工智能筹划芯片，可低沉工程资本和盘算资本

在芯片筹划中利用人工智能可以加速其上市时间，并大大低沉开发和生产资本。新思科技称，现在复杂芯片的硬件开发资本到达3.25亿美元（5nm）-9亿美元（3nm），根据具体的筹划，该公司正在探求能低沉30%-40%资本的方法。

新思科技称，通常情况下，工程资本约占芯片筹划资本的60%，而盘算资本约占40%，人工智能可以用来低沉这两种资本。

Krishnamoorthy称，当一个成熟的公司筹划新的芯片时，此中包罗30%到40%的新IP和60%到70%的成熟IP。传统上，很多工程师会将60%-70%的IP举行小幅度修改后从上一个节点迁移到下一个节点。然而，这是一种低效的资源利用。通过利用人工智能将从前的学习结果应用到下一代，完成这些增量块所需的时间和资源可以大大镌汰，使人类工程师加速进程。

当涉及到新的IP时，工程师确定架构和实行的最佳方式时大概具有寻衅性和不确定性，通常每个IP模块至少必要一名工程师。这种方法会影响到项目所需的人数。然而，利用人工智能作为助手可以资助工程师快速探索和学习新的筹划和架构，以确定实行、验证和测试的最佳战略。这可以大大镌汰新IP模块所需的投资。

更广泛地摆设DSO.ai、VSO.ai和TSO.ai可以通过实现EDA工具的更智能运行来低沉芯片筹划盘算资本。与其依靠试错法和随机模仿各种电路，这些公司不如利用有针对性的人工智能运行来实现类似的效果能镌汰盘算资本。

新思科技将芯片筹划的一些工作交给支持人工智能的EDA工具，这可以大大低沉工程团队的负担，使他们腾出时间和精力来开发新功能，加强产物的差别性，或筹划更多的芯片。

该公司透露，顶级的芯片筹划公司已经在利用Synopsys.ai，只管现在还不是全部的芯片都在人工智能的帮忙下筹划。Synapsys.ai软件套件大多依靠CPU加速人工智能，固然像大型电路模仿如许的选择可以利用GPU加速，但大部分工作负载都在英特尔CPU上运行。

结语：新思科技研发新款EDA工具，提升芯片筹划服从低竣工本

新思科技研发的Synopsys.ai可以覆盖芯片筹划的全部阶段。

呆板学习和强化学习可用于如筹划空间探索、验证覆盖、回归分析和测试步伐天生等耗时和反复的筹划阶段，有望低沉筹划资本、低沉生产资本、进步产量、提升性能并收缩上市时间。新思科技的这套工具对将在先辈制程如5nm、3nm、2nm级以上制造的芯片有很大用处。

泉源：AnandTech