【芯视野】体系级代工：英特尔的翻盘筹码

集微网报道（文/李映） 静水深流式的代工市场迩来格外不寂静。在三星豪言2027年将量产1.4nm、台积电或将重返半导体王座之后，英特尔也抛出了“体系级代工”来强力助攻IDM2.0。

在前不久举行的英特尔On技能创新峰会上，CEO帕特·基辛格宣称，英特尔代工服务（IFS）将开创“体系级代工”的期间，差别于仅向客户提供晶圆制造本领的传统代工模式，英特尔将提供涵盖晶圆、封装、软件和Chiplet(芯粒)的全面方案。基辛格偏重表现，“这标志着从体系级芯片（system-on-a-chip）到体系级封装（system in a package）的范式转移。”

在英特尔这一巨轮加速向IDM2.0挺进之后，迩来动作不绝：无论是开放x86，加盟RISC-V阵营，照旧收购高塔、扩充UCIe同盟、公布数百亿美元的代工产线扩建操持等等不一而足，显现出要在代工市场三分天下有其一的野望。

而今，再祭出体系级代工“大招”的英特尔会如愿在“三皇”会战中增长更多筹码吗？

局势使然

体系级代工概念的“问世”，着实早已有迹可寻。

在摩尔定律放缓之后，实现晶体管密度、功耗、尺寸之间的平衡面临更多的挑衅，而新兴应用对高性能大算力以及异构集成的芯片需求有增无减，驱动着业界探寻新的办理之道。

借助于操持、制造、先辈封装以及比年来鼓起的Chiplet等，来实现摩尔定律的“续命”以及芯片性能的一连跃迁，看起来已成共识。特别是在未来制程微缩受限的环境下，Chiplet与先辈封装搭配将会是突破摩尔定律的解法。

而代工厂来充当联接操持、制造和先辈封装的“主力”，显然有着天赋的上风和可以或许盘活的资源。意识到这一局势，岂论是

体系级代工是未来代工的肯定趋势，

英特尔方面在继承集微网采访时表现，从体系级代工的四大支持体系来看，英特尔均具备上风技能的积淀。

在晶圆制造层面，英特尔开发了如RibbonFET晶体管架构和PowerVia供电等创新技能，并在稳步实现在四年内推进五个制程节点的操持。英特尔还可提供EMIB和Foveros等先辈封装技能，以助力芯片操持企业整合差别的盘算引擎和制程技能。而芯粒模块化的部件为操持提供了更大的机动性，驱动整个行业在代价、性能和功耗方面举行创新。英特尔致力于构建UCIe同盟助力来自差别供应商或差别制程的芯粒更好地协同工作。在软件方面，英特尔的开源软件工具OpenVINO和oneAPI可加速产物的交付，并使客户可以或许在生产前测试办理方案。

依附体系级代工的四大“护法”，英特尔预测，单颗芯片上集成的晶体管将从现在的1000亿个大幅扩展至万亿级别，根本可成定局。

“可以看到英特尔的体系级代工目标契合IDM2.0的战略，且有相当的势能，将为英特尔未来的发展打下基石。

胜算筹码

祭出了体系级代工这一大招儿，英特尔着实已然做了诸多铺垫。除却上文提及的各种创新加成之外，还要看到为了体系级封装新范式所付出的诸多积极和整协力道。

半导体行业人士陈启分析，从现有资源储备来看，英特尔拥有完备的x86架构的IP，这是它的秘闻，同时英特尔有PCIe、UCle等高速SerDes类接口IP，可利用这一技能更好地和英特尔焦点CPU做Chiplet的组合和直连。而且，英特尔又掌控了PCIe技能同盟标准的订定，而PCIe根本上发展起来的CXL同盟和UCle标准也是由英特尔主导，相当于英特尔既把握了焦点IP，又把握了非常关键的高速SerDes技能和标准。

“英特尔的混淆封装技能、先辈工艺本领并不弱，假如能和它的x86IP内核以及UCIe相联合，确实能在体系级代工期间拥有较多的资源和话语权，并打造出一个全新的英特尔，一连保持强盛。”陈启告诉集微网。

要知道，这都是英特尔的看家本领，之前是不会轻易示人的。

“由于已往在CPU范畴的强势，体系内关键资源——内存资源被英特尔牢牢把控，体系内其他芯片想要利用内存资源，必须通过CPU得到，因此英特尔可通过此举限定其他公司的芯片，已往业界对这一‘间接’的把持运动怨声载道。”陈启解读说，“但随着期间的发展，英特尔感受到四周八方的竞争压力，因而自动求变，将PCIe技能开放出来，相继创建CXL同盟和UCle同盟，相当于自动把蛋糕放在了桌子上。”

行业看来，英特尔在IC操持、先辈封装范畴的技能跟结构仍旧非常踏实。以赛亚调研(Isaiah Research)以为，英特尔走向体系级代工模式，是盼望整合这两大方面的上风与资源，通过从操持到封装一条龙的概念，差别化其他晶圆代工厂，以在未来代工市场得到更多订单。

“以如许Turnkey solution的方式，对于小型低级开发而且研发资源不敷的公司是相当有吸引力的。”以赛亚调研还看好英特尔此举对中小客户的吸引力。

对于大客户，有行业专家直言，英特尔体系级代工最实际的利好还在于可拓展与部分数据中心客户如谷歌、亚马逊等的双赢互助。

“一是英特尔可授权他们在自己的HPC芯片中利用英特尔X86架构的CPU IP，有利于保持英特尔CPU范畴的市场份额。二是英特尔可提供UCle之类的高速接口协议IP，更加方便客户将其他功能IP整合。三是英特尔提供完备平台来办理流片、封装的标题，形成终极英特尔深入加入的亚马逊版本Chiplet方案芯片。这对英特尔来说应是一个较美满的贸易方案。”上述专家进一步增补。

仍需补课

但做代工须要提供一揽子平台开发工具，以及树立“客户至上”的服务理念，从英特尔以往汗青来看，也曾实行过代工，但结果也不尽人意。借助体系级代工只管能助力着实现IDM2.0的雄心，但隐形的挑衅依然要着力攻克。

“正如罗马不是一日建成的，代工和封装不是说技能强盛就万事大吉的事变，从IDM转型代工，对于英特尔来说，最大挑衅还是代工文化。”陈启告诉集微网。

陈启进一步指出，假如说制造、软件等生态英特尔还可通过砸钱、技能转让或是开放平台模式来搞定的话，英特尔最大的挑衅是要从体系上构建代工文化，要学会与客户沟通，为客户提供所需的服务，满意客户差别化的代工需求。

对此以赛亚调研则以为，由于英特尔唯一须要补足的是晶圆代工这部分的本领，相比台积电有一连且稳固的重要客户与产物帮助提拔每段制程良率，英特尔多半只生产自财产物，在产物种别与产能有限的环境下，英特尔芯片制造的优化本领有限。通过体系级代工模式，英特尔偶然机通过操持、先辈封装、芯粒等技能吸引部分客户，从少量多元的产物一步步提拔晶圆制造的本领。

别的，先辈封装和Chiplet作为体系级代工的“流量暗码”，也面临各自的难关。

以体系级封装为例，从其涵义来看，相当于晶圆产出之后要实现差别Die之间的整合，但这殊非易事。以台积电为例，从最早为苹果做方案到厥后为AMD做代工，台积电在先辈封装技能方面泯灭多年时间，并推出了多个平台，如CoWoS、SoIC等，但到末了多数依然是一对肯定制化封装服务，并不是传言中为客户提供“芯片像搭积木一样”高效的封装方案。

终极，台积电将各种封装技能整合后推出3D Fabric代工平台，同时捉住机会加入了UCle同盟的组建，费尽心机将自己的标准和UCIe标准买通，有望后续“搭积木”的推进。

芯粒联合的关键在于同一“语言”，即标准化Chiplet接口。为此英特尔也再次挥动起影响力大旗，以PCIe标准为根本着力为芯片到芯片互连创建起UCIe标准。

显然这还须要时间让标准“通关”。The Linley Group总裁兼首席分析师Linley Gwennap在继承集微网采访时就提出，业界真正须要的是将芯粒毗连在一起的标准方式，但各公司须要时间来操持新的芯粒以满意新兴标准。现在虽已取得了一些希望，但仍须要2-3年的时间。

一位半导体资深人士从多维角度表达了疑虑，英特尔在2019年退出代工服务不到三年重返，试图从IDM转型打造新的服务模式，可否再被市场继承，需时间观察。从技能来看，英特尔2023年预计推出的下一代CPU在制程和存储容量、I/O功能等方面仍较难显现上风。别的，以往英特尔的制程蓝图有过频频推迟的记载，而现在同时要举行构造重组、技能提拔、市场竞争、建厂等多项困难使命，相较已往的技能挑衅，似乎更增加了未知的风险。特别是英特尔可否在短期内创建起新型体系级代工模式的供应链，亦是一大检验。（校对/王丽英）